SJT 10607-1994 半导体集成电路门阵列设计总则
|
ID： |
A2C3C8AF65B14EC283721F1900FA4020 |
|
文件大小(MB)： |
0.54 |
|
页数： |
7 |
|
文件格式： |
|
|
日期： |
2024-7-28 |
|
购买： |
文本摘录（文本识别可能有误，但文件阅览显示及打印正常，pdf文件可进行文字搜索定位）：
L 55,中华人民共和国电子行业标准,SJ/T 10607—94,半导体集成电路,门阵列设计总则,Gate array design generals for semiconductor integrated circuits,1994-10-11 发布1995"04""0I 实施,中华人民共和国电子工业部发布,中华人民共和国电子行业标准,Sj/T 10S07-94,G^te design generals semiconductor integrated circuits,主题内容与适用范1,本标准规定ア半导体集成电路门阵列（以下简称门阵列）设计的基本要求“用户和供应方,之间的接口以及双方共同遵循的设计原则,本标准适用于门阵列电路的设计,2- 1 门阵列 gate array,ー种预先规定芯片面积和基本单元几何图形的集成电路。供应方只需通过使用相互连线,的掩模版就可实现用户定制的电路,2丒2 有通道门阵列channeled gate,ー种预先规定电路元件区域和相互连线区域的门阵列,2丒3 无通道门阵列（又称门海）channelless gate or sea of gate,ー种只有电路元件区域而不预留相互连线区域的门阵列,2. 4 电路元件 cicuit element,电路中除相互连线以外的基本组成部分,它可以是晶体管、电容或电阻等,2丒5单元cell,能完成某ー功能且具有特定的布局布线和连接端的电路元件,2* 6基本单元basic cell,为了便于集成,由晶体管和/或无源元件组成的单位单元,2* ! 宏单元 macro,具有特定电连接关系的ー组单元,其特性由组成单元的特性决定”,3半导体专用集成电路设计方法分类,设计方法的分类见图L,ャ华人民共不￡3 1■ 电子工业部1994-10-11批准1995-04-01 实施,SJ/T 10607—94,专用集成电路(ASIC),用户参与设计,专用标准电路,全定制电路,半定制电路,门阵列ー,标准单元一,可编程逻辑器件,- TL "JlW—■..Htah. ■"L" TU T_ V—^MMTUAb,有通道的门阵列无通道的门阵列,图1,4用户与供应方之间的接口,在门阵列设计过程中,用户可根据其与供应方所订合同的要求,不同程度地介入整个设计,过程,如图2所示。用户与供应方接口之间的文件如表1所示,2 1,Sj/T 10607-94,■ JlfcfcrTW M r,图2,表1,接口级,文 件,功能级,用 户,1）简要说明,丒 kMvWMMVDV-"^- 1* 丒R -LT￥W ~ --■--1 - f .I.,供应方,i*4**^***w ^--<-b -,■ j-t. .— ——uan-a-j - -1—. ■ - j-j-?__b—www "-' ■ . . 3.,1）产品目录,2）功能说明,a,功能级的一般要求,b.功能框图,c.功能波形图,3）引出端排列与封装形式,4）确切,a,模拟结果,b,而局布线后模拟结果,c.样品评估,I 2）没计手册,3）单元库数据手册,4）封装选择指南,5）提交数据,ル模拟结果,瓦布局布线后谟拟结果,a样品评估数据,■福01,3,SJ/T 10607—94,
……